# 19 日本国特許庁(JP)

① 特許出願公開

# ◎ 公 開 特 許 公 報 (A) 平3-171617

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成3年(1991)7月25日

H 01 L 21/205

7739-5F

審査請求 未請求 請求項の数 1 (全3頁)

60発明の名称

シリコン基板上へのⅢ-V族化合物半導体のエピタキシヤル成長方

进

顧 平1-311022 21)特

願 平1(1989)11月29日 22出

繁 男 菅 生 @発明者

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目7番1号 日本電気株式会社 ⑪出 願 人

個代 理 人 弁理士 内 原

#### 発明の名称

シリコン基板上への町-V族化合物半導体のエ ピタキシャル成長方法

#### 特許請求の範囲

シリコン単結晶表面を一部露出した絶縁膜層を シリコン単結晶基板上に形成する第1の工程と、 前記基板表面にM-V族化合物半導体層を、前記 絶縁膜層を選択成長マスクとしてエピタキシャル 成長させる第2の工程とからなるシリコン単結晶 基板上への化合物半導体層の成長方法。

## 発明の詳細な説明

#### 〔産業上の利用分野〕

シリコン基板上のⅡ-V族化合物半導体のエピ タキシャル成長方法に関する。

## 〔従来の技術〕

シリコン単結晶基板上に砒化ガリウム等の皿ー

Ⅴ族化合物半導体層を成長させる際に、表面清浄 化が困難であること、大きな格子定数差を有する こと、シリコンが共有結合性結晶であるのに対し II - V族化合物半導体が分極性結晶であること等 の問題がある。これらの問題のためシリコン基板 上に成長した化合物半導体層は10<sup>8</sup> cm<sup>-3</sup>程度の 高い転位密度を有しデバイス作製に充分な品質を 得ることが困難であった。しかし、これらの問題 を低減する手法として、高温での基板表面工業 化、歪超格子層からなるバッファ層、基板方位の 傾斜等の方法がある。これらの手法を用いたシリ コン基板上への化合物半導体層のエピタキシャル 成長の例が応用電子物性分科会研究報告(同報告 掛、Ma 4 2 4, p. 12) に報告されている。こ の従来例ではシリコン単結晶基板上にInP単結晶 層を成長させており、エッチピット密度として

10<sup>7</sup> cm<sup>-3</sup>が得られている。

〔 発明が解決しようとする課題〕

しかしながら、転位に比較的敏感なデバイスで

BEST AVAILABLE COPY

ある半導体レーザや発光ダイオードではエッチ ピット密度を105 cm - 3以下に抑える必要がある ため、従来の成長法による結晶品質では発光業子 への応用が困難であった。

本発明は、シリコン単結晶基板上に転位の少な い化合物半導体層をエピタキシャル成長させるこ とを目的とする。

## [課題を解決するための手段]

本発明のエピタキシャル成長方法は、シリコン単結晶表面を一部露出した絶縁膜層をシリコン単結晶基板上に形成する第1の工程と、前記基板表面にローV族化合物半導体圏を、前記絶縁膜層を選択成長マスクとしてエピタキシャル成長させる第2の工程とからなることを特徴とする構成とした。

#### (作用)

本発明によるシリコン基板上への E - V 族化合物半導体のエピタキシャル成長方法では、第1の 工程で形成した、シリコン単結晶表面を一部露出

る。本実施例ではシリコン単結晶基板上に燐化インジウム単結晶層をエピタキシャル成長させる場合について説明する。

本実施例では選択成長特性を有するエピタキシャル成長方法としてケミカルビームエピタキシャル成長法を用いた。目族材料にはトリエチルガリウム(略称TEG、分子式(C2H5)3Ga)、およ

した絶縁膜層を選択成長マスクとして用い、第2 の工程で化合物半導体層を選択的にエピタキシャ ル成長させる。この結果、デバイス形成に必要な 領域にのみ化合物半導体層を形成することにな り、従来基板全面にエピタキシャル成長させた場 合に比べ著しく基板表面における化合物半導体層 の表面積の割合が低減できる。その結果、第1 に、シリコン装板と化合物半導体層との無膨張率 の違いによって成長温度から室温までに下げる間 に発生する歪及び転位が著しく低減される。これ は、この転位の原因となる歪の大きさがシリコン **悲 板 と 化 合 物 半 導 体 暦 と の 界 面 の 面 積 に 依 存 す る** ためである。第2の格子定数差に起因する歪が緩 和され転位の発生が低減される。これは成長面と 平衡な方向の成長層の格子間隔が全面成長に比べ て敵少な領域では変化し易いためである。

## (実施例)

以下、図面を用いて本発明の実施例を説明する。

第1回は本発明の実施例を説明する工程図であ

こうして形成した機化インジウム 閥 5 は成長面積及び表面積が10μm×10μm及び 0.1 %程度と非常に小さいため転位密度は10<sup>5</sup> cm<sup>-3</sup>以下に低減できる。従って、転位に比較的敏感なデバイスである半導体レーザや発光ダイオード等の発光素子への応用が可能となる。

上記実施例では燐化インジウム層を成長させたが

BEST AVAILABLE COPY

砒化ガリウム等、他のⅡ-V族化合物半導体層の場合においても同様の効果が得られる。

上記実施例では選択成長特性を有する成長方法としてケミカルビームエピタキシャル成長法を用いたが、ハイドライド気相成長法等、選択成長特性を有する他の成長方法を用いてもよい。

## (発明の効果)


本発明によれば、シリコン単結晶基板との無影張係数差、格子不整による転位が微小領域への選択成長によって低減されるために、従来技術に比べ結晶性が向上する。


## 図面の簡単な説明

第1図は本発明の一実施例を説明する工程図である。

1 … シリコン単結晶基板、 2 … SiO2絶縁膜層、 3 … シリコン単結晶表面、 4 … 砒化ガリウムバッファ樹、 5 … 燐化インジウム圏。

代理人 弁理士 内原 晋





第 1 図

CLIPPEDIMAGE= JP403171617A

PAT-NO: JP403171617A

DOCUMENT-IDENTIFIER: JP 03171617 A

TITLE: EPITAXIAL GROWTH METHOD OF III-V COMPOUND

SEMICONDUCTOR ON SILICON

SUBSTRATE

PUBN-DATE: July 25, 1991

INVENTOR-INFORMATION:

NAME

SUGAO, SHIGEO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

NEC CORP

N/A

APPL-NO: JP01311022

APPL-DATE: November 29, 1989

INT-CL (IPC): H01L021/205

US-CL-CURRENT: 117/104,438/FOR.264

## ABSTRACT:

PURPOSE: To reduce the transposition due to difference in thermal expansion coefficient between a silicon single crystal substrate and an insulating film layer and lattice mismatching, and to improve

crystallizability by a method wherein a III-V compound semiconductor layer is epitaxially grown on the surface of a silicon single crystal substrate, on which an insulating film layer is formed in such a manner that a part of silicon single crystal surface is partially exposed, using the insulating film layer as a selective growth mask.

CONSTITUTION: After an SiO<SB>2</SB> insulating film layer 2 has been laminated on a silicon single crystal substrate 1 having the face (100) which is tilted by 2° in <110> direction, a window-like exposed 'silicon single crystal surface 3 is formed. Using triethylgallium and triethylindium as III group material, and also using arsine and phosphine as Vgroup material, a gallium arsenide buffer layer and an indium phosphide layer 5 are epitaxially grown successively by projecting the above-mentioned materials on the silicon single crystal surface 3 exposed on the bottom part of the aperture section of the SiO<SB>2</SB> insulating film layer 2 which is heated up to growth temperature and maintained in that state in a vacuum atmosphere using the SiO<SB>2</SB> insulating film layer 2 as a selective growth mask. The indium phosphide layer formed as above has a very small growth area and a surface area, and its transition density can be reduced.

COPYRIGHT: (C)1991, JPO&Japio